Một ứng dụng LabVIEW FPGA hiệu suất cao hiếm khi chỉ bao gồm một vòng lặp duy nhất. Các thiết kế thực tế thường được chia thành nhiều quy trình song song (vòng lặp) để tận dụng kiến trúc của FPGA. Ví dụ, một vòng lặp chuyên thu thập dữ liệu, một vòng lặp khác chuyên xử lý, và một vòng lặp thứ ba chuyên gửi dữ liệu đi.
Sự phân chia này đòi hỏi phải có các cơ chế hiệu quả và đáng tin cậy để truyền dữ liệu giữa các quy trình đó. Lựa chọn sai cơ chế truyền dữ liệu có thể dẫn đến các vấn đề nghiêm trọng như mất dữ liệu, race conditions (tranh chấp dữ liệu), hoặc làm giảm hiệu suất của toàn bộ hệ thống. Có ba phạm vi truyền dữ liệu chính:
- Bên trong FPGA (Intra-FPGA): Giao tiếp giữa các vòng lặp song song trên cùng một chip FPGA. Đây là nội dung chính của bài học này.
- Giữa FPGA và Host: Giao tiếp giữa chip FPGA và máy tính chủ (PC hoặc Real-Time Controller).
- Giữa các FPGA (Peer-to-Peer): Giao tiếp trực tiếp giữa hai chip FPGA trên cùng một hệ thống.